DRAM接口 SVD1811提供一个无粘贴的16位DRAM存储器接口。该接口有充足的带宽，可以以周期为60ns的速度供应MPEG数据流的解码。DRAM接口可以配置具备多达16M的寻址范围，支持EDO DRAM和SDRAM。这种配置可以有三种方法，如下：EDO DRAM-256K和1M16 SDRAM-16M（512K×16bit×2组） EDO DRAM和SDRAM混合使用 ; T2 J% ^1 d9 _+ r' T4 l
DRAM DMA控制器 DRAM DMA控制器有多个复用通道，用来在DRAM和视频接口﹑霍夫曼解码器﹑端口﹑视频处理器﹑DRAM刷新之间传输16位数据。视频接口﹑霍夫曼解码器﹑视频处理器都有存储器，允许DMA控制器以DRAM页模式传输数据。DMA通道之中有一个是用来提供DRAM刷新的。 5 Q8 w$ Q. K- x# G0 @+ G$ p# B
视频处理器 视频编码器是一个可编程视频信号处理器，执行标准MPEG解压缩及其它一些本身需要的运算。它以软件处理的方式对视频进行前处理和后处理，使得SVD1811拥有对视频任意的滤波和缩放等杰出的性能。视频的微码存储在2K字容量的片载ROM中。视频处理器大多数的指令是32位格式。 W, V$ L- R$ ~- }- v
视频输出端口 视频输出端口输出存储在DRAM中的视频帧信号，也提供可以与视频处理软件一起在视频处理器中运行的硬件后处理功能。更为突出的是，它包含有存储/缓冲视频输出﹑彩色变换电路﹑内差滤波器﹑时间滤波器，可以在不同的图像清晰度格式之间，包括SIF﹑CIF﹑QCIF和其它一些常用于计算机和电视视频编码器中的显示格式（例如CCIR601﹑640×480VGA），进行变换。同时，视频输出端口内有一个可编程CRT控制器，可以输出隔行扫描和编程扫描的信号。CRT控制器可编程产生视频同步和消隐信号，也可以锁定外部视频。0 n& u4 c. ]2 h8 i3 B
图中左侧的部分主要处理压缩数据处理和控制。右侧处理中间和解压缩以后的数据。视频输出接口输出解压缩以后的视频图像数据。主接口﹑TDM接口和音频接口传输低比特率﹑压缩信号或音频数据。数据的吞吐量有DMA控制器控制，并连接在内部总线上。所有工作都处于RISC微处理器的监控下。以下详细介绍各个部分的工作原理。