美国半推出串行化器和解串器芯片

sdfdgfh55

美国国家半导体公司（National SEMIconductor Corporation）宣布推出具有双测试接入模式的10:1总线低电压差分信号传输(LVDS)串行化器和解串器芯片，这两款型号分别为SCAN921023和SCAN921224的芯片能够在设备端进行符合IEEE 1149.1标准的数字晶体管晶体管逻辑（TTL）边界扫描测试接入（JTAG），同时，高速内置自检（BIST）则能够校验在低电压差分信号传输（LVDS）通道的高速系统频率下互连的正确性。　　美国国家半导体接口部市场总监Guy NICholson 表示：“随着电信行业的迅猛 发展，系统对带宽的需求也日趋增大，尤其是3G移动电话基站制造商，他们一直在推动着数据流、语音和视频的集成传输。”他说，“低电压差分信号传输技术能够满足系统对带宽的要求，但要在高数据传输速率下对线路密集的印刷线路板进行连接测试，则使用边界扫描测试接入和高速内置自检才是唯一可靠的方法。”　　当SCAN921023和SCAN921224芯片在执行快速内置自检指令时，芯片会自动实现同步并进行伪随机位序列（PRBS）位错误率测试（BERT）。串行化器生成伪随机模型后，解串器将检测位流并将其与期望模型比较。“测试完成”和“通过/失败”标志将给出位误结果，位误率一般低于千万分之一。由于SCAN921023/1224具有高速连接特性，内置自检指令也可以用于故障检测（如，电容量检测），否则就必须单独使用标准的1149.1 EXTEST方法。　　美国国家半导体的低电压差分信号传输芯片能够在数字电路板上高效地实现多达10组并行数据流的串行化，并能够加入时钟信号，然后再通过解串过程恢复时钟和数据信号，并传送到并行接收端口。它是目前唯一能够驱动20槽口背板的串行化器，此外，解串器还能将随机数据插入现有的数据流中，实现在系统运行中插卡。由于采用通过单个差分线对来实现200-600Mbps的高速数据传输， 从而缩小了印刷电路板的面积，实现了电缆和连接器的最少化，有效地降低了系统的成本，在同类产品中，该芯片能耗最低（在660Mbps时仅600mW），同时能量损失也达到最低值，有效地防止因耗电量大而导致电力供应中断，并且降低了冷却装置的要求。　　该芯片支持一点对多点和点对点数据传送，并提供将数字信号从射频转换器传送至数字信号处理基带处理单元所需的带宽。　　SCAN921023和SCAN921224两款芯片采用48管脚球栅阵列封装，采购以1,000枚为单位，每枚售价9.54美元，有现货供应。