德州仪器推出新型通用多芯片组器件

65765sdded

为实现并行数据并串及串并转换功能，德州仪器公司(TI)日前宣布推出一系列新型通用多芯片组器件，该系列器件充分发挥了TI在数据传输技术方面的设计经验和优势。就低电压差分信号(LVDS)链路数据传输而言，新系列产品是业界用途最为广泛的数据串，并转换器解决方案。采用该解决方案，设计人员不仅能将电线或电路板走线的数量减少一半以上，而且可将数据传输距离提高10倍。与其它串并转换器解决方案不同，MuxIt系列产品可高度适应各种总线宽度和速度，应用领域包括电信、打印/复印机、视频成像和消费类产业等。　　这之前，串、并转换器方案一般是为某些特种应用(如无线基站背板或平板液晶显示器)而设计的。因此，众多应用无缘分享LVDS链路串行传输数据的优点，如传输距离长，电子干扰(EMI)少等。利用LVDS技术将并行数据转化为串行数据进行传输是非常理想的，因为，串行方式可以最大程度地延长传输距离(最远10米)，而一般逻辑总线的传输距离只有50厘米。与LVDS相比，单端并行总线既容易产生噪声，又容易发生串扰。相反，MuxIt器件不仅可将电磁干扰降低5个系数，而且可配置成接受4至40位并行输入和5至50MHz的时钟速度，因此，MuxIt完全能够胜任当前大多数系统设计的需要。　　MuxIt系列由支持单工通信的三种元件构成：SN65LVDS150 频率合成器 (PLL)、SN65LVDS151 并串转换器-发射器(并入串出移位寄存器)、 SN65LVDS152 接收器-串并转换器(串入并出移位寄存器)。　　一个或多个SN65LVDS151并串转换器-发射器放置在产生原始并行数据的链路源端；而数量相匹配的SN65LVDS152接收器-串并转换器放置在可恢复并行数据的终端。LVDS链路在源端和终端之间承载和传输数据和时钟信号。在级联模式中，数据可以通过一条LVDS链路进行传输；而在并行模式中，数据可以通过与并串转换器(和串并转换器)数量相等的链路进行传输。　　两个信号端之间均放置LVDS150频率合成器，源端PLL锁相环接收那些与并行总线相关的参考时钟信号，并将其传输给所有并串转换器。而并串转换器将通过LVDS链路将参考时钟信号传输到所有的串并转换器及终端PLL锁相环。　　MuxIt器件的最基本配置包括一个并串转换器、一个串并转换器和两个频率合成器(源端和终端各一)。4到10路的LVTTL数据输入可转换成1路LVDS数据链路，传输速率最高达200Mb/s，数据和时钟信号的传输距离最远为10米。当信号到达目的地后，则被恢复成原先的并行格式。通过增加并串器和串并器的套数，MuxIt器件最多可以处理10位以上的数据。在并行模式中，每个并串器将其LVDS输出数据传送至终端相配套的串并器；在级联模式中，最多可以将3个并串器与第4个并串器进行级联，因此，可产生高达40输入位的合并数据。如果系统速度允许，允许减少LVDS链路的数量。当然，也可以通过配置实现并行与级联相混合的传输模式。　　MuxIt器件业已成为TI庞大数据传输家族中的一员。该家族还包括其它用于高速数据传输的LVDS器件；即插即用型PC外设USB器件；高速多媒体用IEEE-1394器件；以及工业环境用TIA/EIA-485驱动器和接收器等产品。为了帮助设计人员进行开发，TI可提供多方面的支持，例如，提供有关MuxIt系列产品的应用说明、样片和评估模块等。　　LVDS150、LVDS151和LVDS152现已正式供货。若批量为1,000件，建议SN65LVDS150单只器件的分销价为4.50美元；建议SN65LVDS151和SN65LVDS152的分销价分别为2.90美元。