ICS950208

454365fss

【用　途】 时钟芯片【性能 参数】   采用贴片48脚封装，   引脚排列图：【代换】【ICS950208的】【内容导航】 第1页：第2页：内部方框图第3页：引脚功能上一页1【内容导航】 第1页：第2页：内部方框图第3页：引脚功能　　MULTSEL1/REF1、REF0/MULTSEL0: CPU时钟振幅设置/14.318MHz基本时钟输出。　　VDDREF、VDDPCI、VDDCPU、AVDD、VDD3V66、AVDD48: 3.3V电源输入。　　GND、GNDREF、GNGCPU:接地。　　X1:晶振输入。　　X2:晶振输出。　　FS2/PCICLK0、FS3/PCICLK1、FS4/PCICLK3:频率选择锁存器输入引脚/3.3V PCI时钟输出。　　PCICLK4至PCICLK9: PCI时钟输出。　　SEL48 24#/PCICLK2:锁存器选择输入引脚，设置48MHz或24MHz输出，0=24MHz，1=48MHz/3.3V PCI时钟输出。　　CPUCLKT0至CPUCLKT2: CPU时钟输出。　　CPUCLKC0至CPUCLKC2: CPU时钟输出。　　3V66_0、3V66_1、3V66_2：3.3V 66MHz时钟输出。　　3V66_3_48MHz/Se166_48#:选择66.66MHz，48MHz时钟输出／锁存器选择输入引脚，设置48MHz或66.66MHz输出，0=48MHz，1=66.66MHZ。　　Vttpwr_GD#:电源好信号输入，低电平有效（苍片选通）。　　RESET#:复位信号。　　IREF:建立基准电流，通常接一 475Ω电阻至地。　　PD#:使设备进入低功耗状态，低电平有效。　　FS0/48MHz:频率选择锁存器输入引脚／同定3.3V 48MHz时钟输出。　　FS1/24 48MHz:频率选择锁存器输入引脚／固定24MHz或48MHz时钟输出。　　SCLK、SDATA: IIC总线。上一页12【内容导航】 第1页：第2页：内部方框图第3页：引脚功能