高速化的绝对值电路

rt644sd3g

　　图1 高化绝对值电路的构成　　观察电路，似乎是很整洁地动作，但实际上绝对值的输出如图所示是不平衡的。理由是由于差动放大器的输入电阻有限，受到信号源电阻(这里为R2及R3)的影响。　　当二极管D1未导通时的差动放大器上来看，信号源电阻R2、在未导通时变成了R3，这样使正负输入时差动放大器的增益不同。　　图2是图1电路的输出波形。负输入时约为＋0.6Vp，正输入时约1Vp，负输入的增益产生了1/0.6倍的不足。因此，为减小差动放大器上来的信号源电阻，在二极管D1、D2的输出上9附加470Ω的分流电阻，并追加到波形平衡用的半固定电阻上的电路如图3的绝对值电路。　　图2 附加低阻抗差动放大器时的绝对值电路的输出波形…留意输出的不平衡　　图3高速化的绝对值电路的构成　　还有，这里为谋求高速化，使用肖特基型二极管RB721Q，附加并联的差动放大器的反馈电阻和相位补偿电容。　　图4是f＝1MHz时的绝对值输出波形，合成的波形可以很好的动作。和前面的图1电路的输出波形相比发生了很大的变化。　　图4调整波形平衡时的绝对值电路的输出波形　　作为参考，输入f＝5MHz时的输出波形如照片5所示，其绝对值输出不能回到零电位的原因，是由于差动放大器的频率特性(是否变成了低通滤波器)引起的。　　图5 高速化的绝对值电路的输出波形