AD73360

erytyt536

【用　途】 【性能 参数】 28脚表面贴装式封装和四面44脚封装。 引脚平面图： 【代换】【AD73360的】【内容导航】 第1页：第2页：引脚功能 AD73360的电源和地线共占用六条引脚：其AVDD1和AVDD2为模拟电源,AGND1和AGND2为模拟地。DVDD为数字电源,DGND为数字地。其中,模拟电源和数字电源既可为5V,也可为3．3V。 　　模拟量输入共占用十二条引脚,其中六条正输入端标记为VINP1～VINP6,六条负输入端标记为VINN1～6。　　　　REFOUT是带缓冲的基准电源输出端。使用5V电源时,其额定值为2．5V;使用3．3V电源时,其额定值为1．25V。　　　　REFCAP为片上基准电源的滤波电容器接入端。要求电容容量为0．1μF,并应跨接在此引脚与AGND2引脚之间。 　　MCLK是主时钟输入端。MCLK信号由外接的16．384MHz石英晶体振荡器来驱动,当MCLK进入AD73360之后,首先被分频生成DMCLK（称之为内部主时钟）,然后再将DMCLK分频生成SCLK。 　　SCLK是串行时钟输出端。可作为AD73360的输出来传送到DSP同步串行接口的时钟输入,同时可用来控制二者之间的信息传送速率。 　　SDO是AD73360的串行数据输出端。此引脚上的数据输出同步于SCLK的正沿。最高有效位（MSB）在先,最低有效位（LSB）在后。当SE处于低电平时,无数据输出,为三态。 　　SDOFS是AD73360的帧同步输出端。高电平有效,其宽度为一个SCLK周期,该输出同步于SCLK正沿,并出现在每个输出字的最高有效位（MSB）之前。当SE处于低电平时,为三态。 　　SDI是AD73360的串行数据输入端。来自DSP的控制字经此引脚进入AD73360。此引脚上的数据输入同步于SCLK的负沿。最高有效位（MSB）在先,最低有效位（LSB）在后。当SE处于低电平时,此引脚无效。 　　SDIFS是AD73360的帧同步输入端。高电平有效,其宽度为一个SCLK周期,同步于SCLK的负沿。出现于每个输入字的最高有效位（MSB）之前。当SE处于低电平时,此引脚无效。 　　RESET是AD73360的硬件复位输入端。低电平有效,可复位AD73360内部的所有电路,包括八个控制寄存器（CRA、CRB、CRC、CRE、CRD、CRE、CRF、CRG、CRH）和数字电路。　　　　SE 是同步串行接口（SPORT）开放输入端。此引脚上的信号由DSP控制其为高电平或低电平。当SE为高电平时,AD73360正常工作;当SE为低电平时,AD73360被禁止,此时所有的输出信号都进入三态,所有的输入信号都不起作用,同时AD73360将进入节电状态。上一页1【内容导航】 第1页：第2页：引脚功能