常规元件封裝及基本脚位

rt56457567

元件按电气性能分类为:电阻,电容(有极性,无极性),电感,晶体管(二极管,三极管),集成电路IC,端口(输入输出端口,连接器,插槽),开关系列,晶振,OTHER(显示器件,蜂鸣器,传感器,扬声器,受话器)?  1.电阻: I.直插式? [1/20W 1/16W?? 1/10W? 1/8W 1/4W]  ????? II.贴片式 [0201? 0402?? 0603??? 0805 1206]  ????? III.整合式 [0402 0603? 4合一或8合一排阻]  ????? IIII.可调式[VR1"VR5]  2.电容: I.无极性电容[0402 0603 0805 1206 1210 1812 2225]  ?????? II.有极性电容 分两种:  ????????????? 电解电容 [一般为铝电解电容,分为DIP与SMD两种]  ????????????? 钽电容?? [为SMD型: A TYPE (3216 10V) B TYPE (3528 16V)? C TYPE (6032 25V)? D TYPE (7343 35V)]  3.电感: I.DIP型电感  ????? II.SMD型电感  4.晶体管: I.二极管[1N4148 (小功率)? 1N4007(大功率)? 发光二极管 (都分为SMD DIP两大类)]  ???????? II.三极管 [SOT23 SOT223 SOT252 SOT263]  5.端口: I.输入输出端口[AUDIO KB/MS(组合与分立) LAN COM(DB-9) RGB(DB-15)? LPT? DVI? USB(常规,微型) TUNER(高频头) GAME 1394 SATA POWER_JACK等]  ?????? II.排针[单排? 双排 (分不同间距,不同针脚类型,不同角度)过 IDE FDD,与其它各类连接排线.  ?????? III.插槽 [DDR (DDR分为SMD与DIP两类) CPU座 PCIE PCI CNR SD MD CF AGP? PCMCIA]  6.开关:I.按键式  ?????? II.点按式  ?????? III.拔动式  ?????? IIII.其它类型  7.晶振:? I.有源晶振 (分为DIP与SMD两种包装，一個電源PIN，一個GND PIN,一個訊號PIN)  ??????? II.无源晶振（分为四种包装,只有接兩個訊號PIN，另有外売接GND）  8.集成电路IC:  ?????? I.DIP（Dual In-line Package）：双列直插封装。 & SIP（Single inline Package）：单列直插封装  ?????? II.SOJ （Small Out-Line J-Leaded Package）：J形引线小外形封装。 & SOP （Small Out-Line Package）：小外形封装。  ?????? III.QFP? （Quad Flat Package）：方形扁平封装。  ?????? IIII.PLCC（Plastic Leaded Chip Carrier）：有引线塑料芯片栽体。  ?????? IV.PGA（Ceramic Pin Grid Arrau Package）插针网格阵列封装技术  ?????? IV.BGA （Ball Grid Array）：球栅阵列，面阵列封装的一种。  ?????? OTHERS: COB（Chip on Board）：板上芯片封装。Flip-Chip：倒装焊芯片。  9.Others  B:? PIN的分辨与定义  ?1.二极管 & 有极性电容:? (正负极? AC? PN)  ?2.三极管? (BCE? GDS? ACA? AIO)  ?3.排阻 & 排容? [13572468 12345678]  ?4.排针 [主要分两种:1357.... 2468...?? 12345678...]  ?5.集成电路:集成电路的封装大都是对称式的,假如不在集成电路封装上设立PIN识别标示,则非常轻易错接,反接等差错,使産品设计失败.  此項技能考核參考說明：  ?? 技能要求：B級B項 基本熟悉各種元件封裝以及基本腳位定義等  ?? 考題要求：  1.?????? 說明十個各不相同元件的名稱與特點，由考核者在公司電腦中抓取  2.?????? 新建一個線路圖，抓取十個有特殊腳位定義封裝，更改PIN定義與PIN連接訊號後，請考核者CHECK並改爲正確定義。  ?? 考核標准：  1.?????????????? 按考核題目要求抓取十個各不相同元件，要责备部正確，如對所抓元件有疑問可另行說明，如所抓取元件錯誤，此項不通過（元件抓取錯誤但有說明公道原因除外）  2.?????????????? 按考核題目要求對十個PIN定義錯誤元件進行更改，如對元件PIN定義有疑問可另行說膽，如更改後PIN定義還是錯誤，此項不通過（更改後PIN定義錯誤, 但有說明公道原因除外）  說明：抓取正確的元件封裝與新建元件同樣重要，故不允許出錯。如說明原因不轻易界定者可安排重考。  附1: 集成电路封装说明:  DIP封装??  　　DIP封装（Dual In-line Package），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的IC芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。  DIP封装具有以下特点：  ?? 1.适合在PCB(印刷电路板)上穿孔焊接，操纵方便。  ?? 2.芯片面积与封装面积之间的比值较大，故体积也较大  ?  QFP封装???  　 中文含义叫方型扁平式封装技术（Plastic Quad Flat Pockage），该技术实现的芯片引脚之间间隔很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。该技术封装IC时操纵方便，可靠性高；而且其封装外形尺寸较小，寄生参数减小，适合高频应用；该技术主要适适用SMT表面安装技术在PCB上安装布线  ?  PGA封装  中文含义叫插针网格阵列封装技术（Ceramic Pin Grid Arrau Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定间隔排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。该技术一般用于插拔操纵比较频繁的场合之下  ?  BGA封装  　　BGA技术（Ball Grid Array Package）即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。固然该技术的I/O引脚数增多，但引脚之间的间隔远大于QFP，从而进步了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大进步封装的可靠性；并且由该技术实现的封装IC信号传输延迟小，适应频率可以进步很大。  BGA封装具有以下特点：  1.I/O引脚数固然增多，但引脚之间的间隔远大于QFP封装方式，进步了成品率  2.固然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能  3.信号传输延迟小，适应频率大大进步  4.组装可用共面焊接，可靠性大大进步?